# **NONVOLATILE MEMORY DEVICE**

Patent number: JP61245255

**Publication date:** 1986-10-31

Inventor: SAWASE TERUMI; NAKAMURA HIDEO

Applicant: HITACHI LTD

Classification:

- international: G06F9/38; G06F12/00; G06F12/02; G11C7/00; G11C17/00

- european:

Application number: JP19850086797 19850423

Priority number(s): JP19850086797 19850423

# Abstract of JP61245255

signal needed for writing and the writing start which can perform the normal reading output of the circuit 1 is supplied to the circuit 6 circuit 6 as well as a control latch 1. THe signals are supplied to an EEPROM control temporarily the control signal supplied to a control means. CONSTITUTION: The control immediately after the writing signal timing. Thus the reading processing is possible operation between the latch timing of the is controlled by the control signal given from the circuit 6. The circuit 7 keeps the delay time data latch 3 via a tri- state data buffer 2 which via a delay circuit 7. The data are given to a connecting a delay means which delays only microcomputer for pipeline control by PURPOSE: To facilitate an interface with a temporary latch means which latches the control signal for erasion and writing to a

Ref - 2

19日本国特許庁(JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭61-245255

@Int,Cl,4	識別記号	庁内整理番号		43公開	昭和61年(	198	86)10月31日
G 06 F 12/00 9/38		D-6711-5B 7361-5B					
12/02 G 11 C 7/00 17/00	101	A-6711-5B 6549-5B 6549-5B	審査請求	未請求	発明の数	1	(全,6百)

図発明の名称 不揮発性メモリ装置

②特 顋 昭60-86797

②出 願 昭60(1985)4月23日

砂発 明 者 沢 瀬 照 美 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

砂発 明 者 中 村 英 夫 国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

⑩代 理 人 弁理士 磯村 雅俊

### 明細書

1. 晃明の名称 不揮発性メモリ装置
 2. 特許額求の範囲

(1)電気的に替換え可能な不復発性メモリ親子群と、 茲メモリ親子群中から指定領域を選択する手段と、 選択された領域ヘデータを入出力する手段と、 呑込み、 読出しを例御する手段と、 茲創御手段に入力する 刻御信号を一時ラッチする手段を有する不復発性メモリ装置において、上記一時ラッチ手段に接続され、 消去、 善込みの例御信号のみを遅延させるための遅延手段を設けることを特徴とする不爆発性メモリ装置。

(2)上記遅延手段は、不揮発性メモリ素子からの 統出しが可能な期間だけ遅延させることを特徴と する特許額求の範囲第1項記載の不揮発性メモリ 装置。

(3)上記遅延手段は、他の例御手段および不揮発性メモリ素子とともに半導体基板上に構成され、かつ該不揮発性メモリ素子に普込むためのデータ、

アドレス、および書込み、統出し用制御信号を入 力するCPUと同一の半導体基板上に構成される ことを特徴とする特許請求の範囲第1項または第 2項記載の不揮発性メモリ装置。

3.発明の詳ロな説明

〔堯明の利用分野〕

本発明は、不揮発性メモリ抜殴に関し、特にEEPROM (Electrically Erasable and Programmable Read Only Memory) にプログラムとデータを格納し、パイプライン処理を行う場合に好選な不即発性メモリ装置に関するものである。

### (発明の背景)

マイクロコンピュータの分野でも、次の命令を現在実行中の命令サイクルの中で取り込むパイプライン制御が主流となりつつある。パイプライン制御を行つているマイクロコンピュータにおいて、EEPROMを内配してプログラムとデータとを同一メモリマトリクス内に格納することにより、効率のよい処理が可能となる。しかし、従来のE

ブライン処理のように、現在の命令の欲出し、オ

ペランドの観出しを行い、続いてオペランド演算

の結果を存込んだ直後、次の命令の銃出しを行う

必要がある場合には、2チップのメモリを設けた

システム構成が必要となつている。つまり、 2チ

ツブのメモリを用いて、一方のメモリが否込み中

には、他方のメモリから銃出すようにしている。

しかし、これではEEPROMのオンチツブ化を

行う場合に、小型化が驚かしくなり、問題である。

なお、パイプライン制御を記載した文献として

は、例えば、「68000マイクロコンピュータ」

喜田祐三著、P19~P21。を、またEEPR

OMマイコンを記載した文献としては、「ISS

CC '83」 Seeg Technologyを、それぞれ参

EPROMでは、客込みサイクルの面数に額出し を行うことができず、問題がある。

従来のEEPROMヘアクセスする場合、統出 し時には、飼御信号(チップイネーブルCE、ア ウトプツトイネーブル OE) をEEPROMに加 えるとともに、アドレスAをEEPROMに加え ることにより、指定されたアドレス領域からデー タが読出される。また、書込み時には、制御信号 (チツブイネーブル CE、ライトイネーブル WE) と、者込みデータDと、アドレスAとを、一時ラ ツチ回路に格納した後、指定したアドレスエリア に否込む。すなわち、世来のEEPROMへの書 込みは、第5個に示すタイミングで、アドレスA、 チツブィネーブル CE. アウトプツトイネーブル OE、データDを与え、ライトイネーブルWEの 立上リWRに同期して上記A, CE, OE, Dを ランチすることにより、 t wに期間に書込みが行 われている。このタイミングでは、杏込みサイク ルに続いて、直ちに同一半導体集積回路からの銃 出しをすることは不可能である。そのため、パイ

【発明の目的】 本発明の目的

瓜されたい。

本発明の目的は、このような問題を解決し、パイプライン例仰のマイクロコンピュータとのインタフエースを容易にし、かつ1チツブメモリ内に 銃出し専用プログラム領域と各換えが必要なデー

夕領城とを共に確保することができる不應発性メ モリ薮窟を提供することにある。

### 〔発明の概要〕

上記目的を選成するため、本発明の不揮発性よ そりは、電気的に否換え可能な不輝発性メモリ 子群と、 類状された領域へデータを入出力する 手段と、 選択された領域へデータを入出力する 手段と、 導込み、 統出しを制御する手段と、 多利 御手段に 入力する 例御信号を一時ランチ す配段 を有する不揮発性され、 消去、 書込みの制御 を ランチ 手段に 接続 され、 消去、 書込みの制 の みを遅延させるための遅延手段を設けることに 特数がある。

### 【発明の実施例】

以下、本発明の実施例を、図面により詳報に説明する。

第1回は、本発明の一実施例を示すEEPRO Mの構成図である。

死 I 図において、 $\overline{CE}$  はチップイネーブル値号、 $\overline{OE}$  はアウトブットイネーブル個号、 $\overline{WE}$  はライ

トイネーブル信号、BYはEEPROMへの普込 み中であることを示すビジー信号、Dはデータ信 号、Aはアドレスである。 勧御信号 (CE, OE, WE)は、EEPROM制御回路6に入力すると ともに、制御ラツチ回路1にも入力する。制御ラ ツチ回路1の出力C.O,Wは、遅延回路7を介 してEEPROM制御回路6に入力される。一方、 データDは、 制御回路 6 からの制御信号で制御さ れるトライステートテータパツファ 2 を介してデ - タラツチ3に接続される。また、アドレスAは、 アドレスラツチ 4 を介してEEPROMブロック 5に入力する経路と、アドレスラッチ 4 をパイパ スして直接EEPROMブロック5に入力する経 路とがある。また、EEPROMブロツク5から **読出されたテータは、データラツチ3をパイパス** して直接データバツファ2に出力される。これら のデータラツチ3とアドレスラツチ4とは、刻御 回路6の制御出力により制御される。

EEPROM 素子とデコーダ等により構成されるEEPROM ブロック 5 は、上記のデータ D.

アドレスA、および劇劇回路6からのタイミング 個分8により、銃出し、普込みの各劇御が実行される。

第2回は、第1回における普込みおよび統出し 動作のフローチヤートである。

第1回と第2回により、動作を述べる。先ず、 統出し動作は、アドレスAを入力し、CE=0, OE=0、WE=1を入力する。なお、このEE PROMの側御回路は、側御信号が0のときオン となる。統出し動作の場合には、CE、OE、W

るためのビジー信号 BY を出力する。その後、制御ラッチ1の出力 C, O, Wを遅延回路 7 により遅らせ (第 2 回のステップ 2 2)、その遅延回路 6 に入 カの出力信号 C ′, O ′, W ′を 切御回路 6 に入 カック ることにより、 香込み動作を 変行する (ステップ 2 3)。 上記の遅延回路 7 の遅延時間を を ラッケ けん から 客込みが開始 と で みかけん で した タイミングから 客込みが開始 に なる。しかし 時に、 通常の 統出し動作が可能に なる。しかし時に した り 自動的に 香込みが 過行し、 統出 し動作は 発 こと は 1 自動的に 香込み に 要する。 なお、 香込みに 要する。 なお、 香込みに 要する。 なお、 香込みに 要する。 なお、 香込みに 要する。

第3回(a),(b)は、本発明の不輝発性メモリ 装置をマイクロコンピュータシステムに応用して 例を示すブロツク回、および動作フローチャート である。

CPU(Central Processing Unit)10と 不爆発性メモリ籔閏11は、普込み個号パスWR。 読出し個号パスRD。アドレスパスAB。データ Eの名割物信号は直接制御回路6に入力され、割割ラッチ回路1へのラッチ、および選起回路7の出力 C′、O′、W′は、いずれも禁止される。これによつて、第2回の通常既出しが行われ(ステップ24)、 EEPROMブロック5から既出されたデータは、データ線 D′に出力され、出力切に倒倒されているトライステートデータバンファ2を介して、データ線に出力される。なお、 放出しの場合には、 前述のように、 アドレス入入は アドレス入入になり、入力される。

大に、書込みの場合には、アドレス A およびデータ D を与えるとともに、 初御信号は C E = 0 、 O E = 1 の状態で入力する。 W E = 1 の状態から W E = 0 の状態にした後、 さらに W E = 0 の状態がら W E = 1 の状態に変化する時点で、上記の C E 、O E 、データ D 、アドレス A を一旦 それぞれ 例御ラッチ 1 、データラッチ 3 、 およびアドレスラッチ 4 にラッチする(第2回のステップ 2 1 )。 同時に、 否込みモードを外部に知らせ

いま、CPU10がパイプライン制御を行つているとき、第3回(b)に示すように、CPU10から連続の命令31~34を発行することにより、メモリ11個では41~44の順序で処理を行う。 先ず、現在の命令の歴出し担示を行い(ステツブ31)、次にオペランドの歴出し担示を行い(ステ ンブ32)、 次に上記オペランド没質の結果の書込みを指示する(ステンブ33)、続いて、次の命令の統出しを提示する(ステンブ34)。これらの提示を受けたメモリ11では、先ず現在の命令の統出し動作を行い(ステンブ41)、続いてオペランドの統出しを行う(ステンブ42)。書込み提示を受け取つても、メモリ11では前述のように、選延回路により制御信号を選らせるため、その後から受け取つた次の命令の統出し動作を先に行う(ステンブ43)。そして、遅延時間経過後に、没算額果の普込み動作を行う(ステンブ44)。

第4回は、第3回の動作タイミングチャートで ある。

CPU10の動作タイミングは、第4図の¢で示すクロックに同期している。1マシンサイクルは、C1~C4の4サイクルで構成され、本実施例ではC1、C2、C4を統出しサイクル、C3を否込みサイクルとして説明する。すなわち、パイプライン制御の場合、現在の命令の統出し、オペランドの統出し、復算結集の書込み、および次

t D は遅延回路 7 で与えられる遅延時間、 t w は 制御回路 6 で与えられる客込み時間を、それぞれ 示している。

再込みサイクルC3で、要込みに必要な情報が メモリ11内のラツチ回路にラツチされた後、 t р の期間に、通常の説出しを行うことができる ので、CPU10はこの間にC4サイクルで統出 しの根示を行う。すなわち、アドレスバスABに 説出しアドレス a 4 を送出し、説出し信号パスR 一 Dに読出し信号を送つた後、ウエイトサイクルC Wに入る。ここでは、ウエイトサイクル時のアド レスは、 a l ' である。なお、この時間には、ビ ジー信BYが出力しているが、制御回路から書込 み用切御出力が入力していないため、銃出しが可 姫である。メモリ11側では、メモリアドレスA A として a 4 を受け取り、例御信号として銃出し 借号RDを受けることにより、EEPROMプロ ツク 5 からデータ d 4 を誑出し、データパスDB に出力する。そして、遅延時間の経過後、メモリ アドレスAAとしてa3および割御信号が与えら

の命令の観出しの収序でアクセスが行われる。ま た、ウエイトサイクルCWは、怒3回において、 ホールト信号HALTが受付けられた場合、つま リ書込み状態を知らせる信号BYが出力されると きに、マシンサイクルの終了後、つまりC4を実 行した後、ウエイト状態になる。アドレスパスA Bの o O は、前の助作のアドレスである。CPU 10からal, a2のアドレスをアドレスパスA Bに送出することにより、メモリllにはラッチ 信号しの勧響によりメモリアドレスAAとして受 け取られる。これにより、メモリ11から競出さ れたデータdl。d2がデータパスDBに出力さ れる。 書込みサイクルC3での昔込み信号 双Rの 立上り(w)で、アドレスa3,データd3および RD、WRの信号がメモリ11の各ラツチ回路に ラツチされる。すなわち、上記のラツチ担号は、 (w)の時点に変化する。また、(w)のタイミング で、普込み信号の受付け状態を扱わすビジーBY が出力される。第4回において、AAは、EEP ROMプロツク5に与えられるアドレスを示し、

れることにより、データ d 3 の 在込み が行われる。なお、 第 4 回において、 C 1 ′ は、 次 の 読出 しサイクルであつて、 メモリ 1 1 からデータ d 1 ′ が 説出される。 すなわち、 C P U 1 0 の ウエイトの解除は、ホールト信号 H A L T (ビジー信号 B Y と同期) が解除された次のサイクルから通常の C P U サイクルとなる。

### 〔発明の効果〕

以上説明したように、本発明によれば、書込みサイクルの直後に読出しサイクルがあるようなタイミングを持つシステム(例えば、パイプライン
制御のシステム)であつても、1チップでプログラムの記憶と、容換えが必要なデータの記憶とを共に行うことができるので、電気的に容換え可能な不爆発性メモリ装置とCPUとをオンチップに突装することが可能となり、経済的なシステムが実現できる。


### 4. 図面の簡単な説明

第1回は本発明の一実施例を示す不輝発性メモ リ装置のブロック図、第2回は第1回の動作フロ

## 特開昭 61-245255 (5)

1: 初脚値 与ラッチ回路、 2: データバツファ、3: データラッチ回路、 4: アドレスラッチ回路、5: EEPROMプロック、6: 初御回路、7: 退延回路、10: CPU、11: 不揮発性メモリ 装置。


特許出順人 株式会社 日 立 馥 作 所代 瑶 人 弁理士 磯 村 雅 飲料料



1

興


図



2

猟

図



# 特開昭 61-245255 (6)

第 5 図

可 4 🗵

